06 架构审阅清单、调试清单与自测

1. NPU 原厂架构审阅清单

• [ ] 算力与带宽平衡比：片上 SRAM 带宽能否支撑脉动阵列全速运转时的操作数供给？
• [ ] 双缓冲无气泡：DMA 搬运延迟是否严格小于计算阵列执行耗时（\(T_{DMA} \le T_{Compute}\)）？
• [ ] 格式转换开销：硬件是否集成 NCHW 到 NC4HW4 转置单元，避免软件 CPU 转置耗时？
• [ ] 硬件死锁保护：跨 Tile NoC 路由是否保证无死锁（Deadlock-Free Dimension-Order Routing）？