05 音频 DMA 与缓冲管理¶

模块导读与原厂定位¶

音频流的平均带宽通常不大，但需要按采样节奏持续供数。DMA 的循环缓冲（Cyclic Ring Buffer）、FIFO 水位线（Watermark）和中断频率要相互配合；供数或回收不及时就可能发生 XRUN。

本章介绍 Audio DMA Engine 与片上 FIFO 如何配合，以及缓冲深度、总线等待和端到端延迟之间的取舍。

graph LR
    subgraph Host_Memory["主机系统内存 (Host DDR)"]
        RING_BUF["ALSA 环形缓冲区 (Ring Buffer)
划分为 Period 0, Period 1, Period 2..."]
    end

    subgraph Audio_DMA_Engine["音频专用 Scatter-Gather DMA 引擎"]
        SG_LIST["循环描述符链表 (Cyclic LLI Table)"]
        AXI_M["AXI Master 突发读写控制器 (Burst Engine)"]
    end

    subgraph Audio_FIFO_Block["硬件 FIFO 缓冲单元"]
        FIFO_CORE["双向同步硬件 FIFO (64~256 深度)"]
        WATERMARK["可编程高低水位线比较器 (Watermark)"]
        IRQ_GEN["中断与事件脉冲生成逻辑 (Period IRQ)"]
    end

    RING_BUF <== AXI 64-bit 突发搬运 ==> AXI_M
    AXI_M --> SG_LIST
    AXI_M <== 并行字流 ==> FIFO_CORE
    FIFO_CORE --> WATERMARK
    WATERMARK --> IRQ_GEN
    FIFO_CORE <== 串行移位 ==> I2S_PORT["物理 I2S/TDM 接口"]

模块文章索引¶

音频专用 DMA 与环形缓冲：Scatter-Gather 链表硬件自循环、环形内存拓扑与 Period 边界硬件中断
硬件 FIFO 水印与欠载保护：双向 FIFO 微架构、可编程阈值（Watermark）、欠载（Underrun）与过载（Overrun）保护机制
片上互联 QoS 与突发延迟抑制：AXI NoC QoS 仲裁拓扑、高优先级抢占策略与多外设突发带宽争抢防御
缓冲深度与实时时延设计准则：Period Size 选取：低时延（Sub-5ms）与省电降频（Power Saving）的架构权衡
DDR 拥塞引起欠载爆音案例：实战案例：GPU 4K 刷屏抢占 DDR 总线导致音频 DMA 饥饿引发持续咔哒破音诊断与修复
Period 尺寸与中断开销推演：Linux 中断上下文切换开销、CPU 利用率与缓冲区欠载概率统计数学模型