01 音频子系统总体架构¶

模块导读与原厂定位¶

现代高性能应用处理器（Application Processor, AP）与智能音频 SoC（如 TWS 耳机芯片、智能音箱主控、智能座舱车规芯片）中，音频子系统（Audio Subsystem）是一个集成了超低功耗常开（Always-On）、极高信号保真度（High-Fidelity）、复杂混合信号（Mixed-Signal AFE）以及严苛实时性（Hard Real-Time）的异构系统。

本模块从芯片原厂系统架构师视角出发，拆解音频子系统的硬件拓扑、数据流通道、混合信号隔离与软硬件协同边界。

graph TB
    subgraph Analog_Domain["模拟/混合信号域 (Analog/AFE)"]
        MIC["麦克风阵列 (ECM / MEMS)"] --> PGA["可编程增益放大器 (PGA)"]
        PGA --> ADC["Sigma-Delta ADC"]
        DAC["Sigma-Delta DAC"] --> HP_AMP["耳机放大器 / 线路输出"]
        DAC --> CLASS_D["Class-D 扬声器功放 (Smart PA)"]
    end

    subgraph Audio_Subsystem["SoC 音频数字子系统 (Digital Audio Island)"]
        direction TB
        DAI["数字音频接口控制器 (I2S / TDM / PDM / SoundWire)"]
        HW_VAD["硬件常开语音活动检测 (HW VAD)"]
        ASRC["硬件异步采样率转换器 (ASRC)"]
        FIFO["专用音频双向 FIFO (TX/RX)"]
        ADMA["音频专用 Scatter-Gather DMA"]
        DSP["HiFi 音频 DSP (SIMD / TCM / VLIW)"]

        DAI <--> FIFO
        HW_VAD -.唤醒中断.-> DSP
        FIFO <--> DSP
        FIFO <--> ADMA
        ASRC <--> FIFO
    end

    subgraph System_Interconnect["SoC 主系统 (Host System)"]
        AXI_BUS["SoC 片上总线 (AXI/AHB NoC)"]
        AP_CPU["Host CPU (ARM Cortex-A / RISC-V)"]
        DDR["系统 DDR 内存 (Ring Buffer)"]

        ADMA <--> AXI_BUS
        AXI_BUS <--> DDR
        AP_CPU <--> AXI_BUS
    end

    ADC --> DAI
    DAI --> DAC

模块文章索引¶

音频子系统定义与演进：从经典 PC 声卡到现代异构智能音频 SoC 架构跃迁与 PPA 权衡
硬件架构框图与信号链路：端到端全链路信号打通：从声波拾取、模拟调理到数字扬声器驱动
寄存器空间与总线互联：控制面 MMIO 寄存器组划分、数据面直接挂接与 Mailbox 核间通信
混合信号时钟与电源域隔离：AVDD/DVDD 隔离、星型接地、音频双晶振域与基底噪声防御
软硬件分工与分层边界：硬件硬线加速器、DSP 固件实时算法与 Host Linux 驱动职责切分
音频芯片 Bring-up 全流程：硅后上电、时钟锁定、模拟通路回路直通与数字回环打通
架构审阅与自测清单：原厂芯片架构师级审查自检表与关键声学性能指标验证
启动挂死与时钟失锁案例：实战案例：音频子系统总线超时挂死与 PLL 频偏导致杂音故障根因
全链路时延与总线开销推演：音频信号流端到端微秒级延迟预算与 DDR 带宽突发占用数学推导