跳转至

Silicon Architecture / Audio System Atlas

Audio System Atlas

这里整理音频系统的学习与排查笔记：从模拟前端、ADC/DAC、数字接口和 DSP，读到时钟、DMA 缓冲、Linux/RTOS 软件栈与声学算法。重点看采样数据如何传递，时钟、延迟和内存预算怎样影响声音。

13核心模块 127篇文档 125张图表 3个实验

Hardware Flow / 01

看一个音频采样点如何流过整颗芯片与系统链路。

AFE/MIC→ ΣΔ ADC→ PDM/I2S→ Audio DSP→ DMA Ring→ minialsa/RTOS→ ALSA/DAPM→ ΣΔ DAC→ Class-D PA

麦克风模拟信号经 AFE PGA 与 Sigma-Delta 调制器数字化，由 I2S/TDM/SoundWire 或 PDM CIC 抽取送入 Audio DSP；硬件 VAD/AEC/ANC 加速器实时处理，Scatter-Gather DMA 将 PCM 搬入系统 DDR/SRAM 环形缓冲区；Linux ALSA ASoC 或 RTOS minialsa 驱动编排流水线，下行经 DAC 与 Class-D 放大器驱动扬声器，IV-Sense 闭环实时保护音圈。

Reading Routes / 02

按工程角色与研发场景，选择最适合的学习路线。

Route 01

底层驱动与系统软件

I2S/TDM 时序 → DMA 环形缓冲 → minialsa/ALSA → DAPM 路由 → XRUN 爆音诊断

 Route 02

芯片架构与微架构设计

AFE/Codec → Audio DSP/TCM → 双音频 PLL/Jitter → ASRC 采样率转换 → 模拟混合隔离

 Route 03

声学算法与音频调优

AEC 回声消除 → 麦克风阵列 Beamforming → ANC 主动降噪 → AP 仪器测试 → 空间音频

Core Modules / 03

按信号链、软件栈和应用场景组织十三个模块。

01音频子系统总体架构AFE · Digital Chain · Bring-up 02硬件接口与时序协议I2S · TDM · PDM · SoundWire 03模拟前端与 Codec 架构$\Sigma\Delta$ · Class-D · Jack · SNR 04音频 DSP 微架构HiFi · SIMD · TCM · HW VAD 05音频 DMA 与缓冲管理RingBuffer · Watermark · QoS 06时钟系统、PLL 与 ASRCDual-PLL · Jitter · ASRC · CDC 07低功耗与防爆音技术AON · POP/Click · Zero-cross · IV-Sense 08声学前处理与核心算法AEC · Beamforming · AI-NS · ANC 09Linux ALSA/ASoC 驱动栈Machine · Platform · Codec · DAPM 10调试测量与调音声学Oscilloscope · AP 测量 · XRUN · Hiss 11端侧、车载与可穿戴系统A2B · BLE Audio/LC3 · 车载多音区 12RTOS 嵌入式音频软件栈minialsa · Pipeline · SRAM/PSRAM · RV32P 13软件编解码与大模型语音MP3/AAC/Opus · M4A/HLS · ChatGPT · AVS

Practice / 04

结合系统案例与实验，核对时钟、缓冲和声学指标。

Case Studies跨模块工程案例

TWS 降噪耳机端到端链路、智能座舱 A2B 多音区与智能音箱远场语音拾音。

 Labs可复现代码实验

I2S 协议时序波形仿真、ALSA 虚拟声卡驱动跟踪与定点 DSP LMS 回声消除算子。

 Glossary专业术语与缩写

涵盖 I2S、TDM、PDM、SoundWire、ASRC、DAPM、THD+N、A2B 等 90+ 词条。

文档约定与原厂工程“七问”

先阅读 知识体系与掌握标准，再用 PCM、时钟与缓冲证据链 串起正文。文档计数包含索引和实验说明，不表示每篇都已完成深度审计；上方为阅读路线，Linux 与 RTOS 是不同实现路径，不必串行经过。

以下 7 个问题是持续完善标准，不是所有现有笔记都已经完成的验证承诺：

  1. 硬件解决什么问题：该模块在信号保真度（Fidelity）、动态范围（DNR）、极低时延（Latency）或超低功耗（uW）中的根本职责。
  2. 硬件微架构与组成：模拟前端、数字滤波器、专用加速引擎与片上总线/FIFO 的内部电路拓扑。
  3. 软件可见接口：驱动工程师/DSP 固件工程师可见的控制寄存器、DMA 描述符、中断字与状态寄存器。
  4. 四流全链路分析：地址流、数据流、控制流、事件/中断/DMA 流如何在硬件管道中流转。
  5. 软硬件设计约束：面积（PPA）、时序建立保持时间、时钟抖动（Jitter）、模拟底噪（Hiss）与爆音（POP-Click）抑制。
  6. 现场排错与调试清单：面对无声、断音（Underrun）、爆音杂音、直流偏置或 AEC 漏回声时的系统化排查步骤。
  7. 实验与验证推演：如何通过逻辑分析仪、AP 音频测试仪、C-Model 仿真或实板验证指标。

阅读说明与免责声明

文档中的地址、寄存器偏移和微架构参数若无特别说明，均用于解释工业界通用音频 SoC/Codec 架构机制，不对应特定商业芯片私密设计。实际工程项目应以目标音频芯片的 TRM、官方数据手册、架构白皮书和勘误表（Errata）为准。

主站入口：Audio 专题发布导读。