01 音频子系统定义与演进¶

1. 硬件解决什么问题：保真度、实时性与微瓦级能效¶

在现代通用计算与终端设备中，音频数据本身的标称数据吞吐率相较于视频和 3D 图形极其微小（例如双通道 48kHz/24-bit PCM 音频流带宽仅约为 \(2.304\text{ Mbps}\)，不到 0.3 MB/s）。然而，音频硬件面临着三项极其严苛且相互制约的工程挑战：

1. 确定性硬实时（Hard Real-Time Latency）：人耳对声音的断续（XRUN / Underflow）与相位抖动极为敏感。哪怕产生仅 \(1\text{ ms}\) 的数据缓冲饥饿，扬声器端就会产生极其刺耳的“咔哒”（Click/Pop）噪声。
2. 极高动态范围与信噪比（High Fidelity SNR/DNR）：人耳听觉范围横跨 \(20\text{ Hz} \sim 20\text{ kHz}\)，动态范围超过 \(120\text{ dB}\)。微小的纳伏级（\(\text{nV}\)）电源纹波或时钟相噪都会直接转化为可闻底噪。
3. 纳瓦/微瓦级常开监听（Sub-mW Always-On Listening）：移动终端与智能耳机需要在主处理器完全下电断电（Deep Sleep / Power-Down）的状态下，依靠专属超低功耗常开硬件（AON Domain）持续监听环境语音唤醒词（Wake Word），整机静态功耗常要求低于 \(500\mu\text{W}\)。

2. 硬件微架构演进：从 AC'97 到异构智能音频 SoC¶

timeline
    title 音频子系统微架构演进历程
    1997 : AC'97 规范 : 独立控制芯片 + 外部模拟 Codec，点对点固定 48kHz 时钟
    2004 : Intel HD Audio : 支持动态采样率、多数据流并发传输与多声道环绕
    2012 : 移动 SoC 时代 : 集成音频专用 DSP (如 Tensilica HiFi)，硬件卸载 MP3/AAC 解码
    2018 : AON 智能拾音 : 纳瓦级硬件 VAD 状态机，超低功耗关键词唤醒 (KWS)
    2024+ : 异构端侧音频 AI : NPU/DSP 协同，端侧神经声学降噪 (AI-NS)、双耳空间音频与车规 A2B

演进各代核心架构特征对比¶

3. 软件可见接口：三层软件可见控制架构¶

在现代音频 SoC 中，软件对硬件的控制呈现清晰的分层访问结构：

1. 主机 AP 侧（Host CPU / Linux Kernel）：
2. 可见寄存器：Audio Subsystem Reset/Clock Gating 控制器、Host-to-DSP Mailbox、音频 DMA 通道控制描述符。
3. 驱动模型：Linux ASoC（Machine/Platform/Codec）标准设备节点与 PCM 操作句柄。
4. 音频 DSP 侧（Embedded RTOS / Bare-metal）：
5. 可见寄存器：I2S/TDM 接口状态寄存器、PDM 抽取系数寄存器、ASRC 分数比率控制字、TCM 紧耦合内存。
6. 混合信号 Codec 侧（Analog Mixed-Signal Peripheral）：
7. 控制通路：通过 I2C / SPI / SoundWire 控制总线读写模拟 PGA 增益、偏置电压选择、Charge Pump 状态。

4. 四流全链路分析：麦克风拾音全硬件路径¶

sequenceDiagram
    autonumber
    participant MIC as MEMS 麦克风
    participant PDM as PDM 控制器/CIC
    participant DSP as Audio DSP (TCM)
    participant DMA as Audio DMA
    participant DDR as 系统内存 (Host RAM)
    participant CPU as Host CPU (Linux)

    MIC->>PDM: 高频 1-bit PDM 脉冲流 (3.072MHz)
    PDM->>PDM: CIC 降采样滤波 + 半带滤波成 48kHz/24-bit PCM
    PDM->>DSP: 触发 RX FIFO 半满中断
    DSP->>DSP: 读取 PCM 样点，执行 3-Mic 波束成形与 AEC 滤波
    DSP->>DMA: 填充输出环形缓冲，发起 DMA 传输请求
    DMA->>DDR: 通过 AXI 总线突发写入 Host PCM Buffer
    DMA->>CPU: 产生 Period Elapsed 硬件中断
    CPU->>CPU: ALSA 唤醒用户态录音线程 (tinycap)

5. 软硬件设计约束：PPA 与保真度平衡¶

• 模拟与数字面积折中：Sigma-Delta 调制器模拟电容与电阻面积随工艺微缩并不显著，高保真模拟 AFE 往往占据音频 Die 面积的 40% 以上。
• 时序收敛与异步跨域：I2S/TDM 时钟（BCLK/LRCK）源自专用音频 PLL，与 SoC 系统 AXI 总线时钟完全异步，跨域 FIFO 必须使用格雷码与双触发器同步。
• 功耗预算约束：在常开待机模式下，仅保留麦克风偏置（MICBIAS）、低偏置 AFE 和极小规模数字判决逻辑，整体静态漏电控制在微安（\(\mu\text{A}\)）级。

6. 现场排错与调试清单¶

7. 实验与验证推演¶

利用通用音频采样率公式推导 48kHz 音频流参数： $\(f_{\text{BCLK}} = f_s \times \text{Channels} \times \text{Bit-Depth}\)$ 当 \(f_s = 48\text{ kHz}\)，立体声双通道（2 Channels），单采样采用 32-bit 容器对齐（实际 24-bit 有效数据）时： $\(f_{\text{BCLK}} = 48000 \times 2 \times 32 = 3.072\text{ MHz}\)$ 若主系统提供 \(24.576\text{ MHz}\) 晶振输入，分频系数为： $\(\text{Div} = \frac{24.576\text{ MHz}}{3.072\text{ MHz}} = 8\)$ 整数分频因子即可消除任何相位累积抖动，这正是芯片原厂为何必须设置 \(24.576\text{ MHz}\) 专用音频主频的物理根源。