SoC 时钟树架构、PLL 动态调频与系统定时器完全指南¶

1. SoC 时钟树（Clock Tree）分层微架构拓扑¶

在现代 SoC 中，所有数字逻辑的运行节奏均由全局时钟控制单元（CCU / CRU）管理。时钟从高精度外部晶振出发，逐级倍频、分发、门控与分频：

flowchart TD
    XTAL["外部晶振 (XTAL: 24MHz / 38.4MHz 纯净参考时钟)"] --> PLL_Group

    subgraph PLL_Group ["1. 锁相环倍频器 (Phase-Locked Loops)"]
        APLL["CPU PLL (产生 1.5GHz ~ 3.0GHz 核心主频)"]
        DPLL["DDR PLL (产生 800MHz ~ 1600MHz 内存时钟)"]
        NPLL["NoC / Bus PLL (产生 400MHz ~ 800MHz 总线时钟)"]
        VPLL["Video / Periph PLL (产生音视频与外设基础频率)"]
    end

    XTAL --> APLL & DPLL & NPLL & VPLL

    subgraph Clock_Distribution ["2. 时钟无毛刺切换与分级网络"]
        Mux["Glitch-Free Clock Mux (硬件无毛刺双选器)"]
        Div["分频器 (Integer / Fractional Dividers)"]
        Gate["时钟门控单元 (Clock Gating: ICG 单元)"]
    end

    APLL --> Mux --> Div --> Gate

    subgraph Consumers ["3. 终端时钟消费者 (IP Consumers)"]
        Gate --> Core["CPU Core 运行时钟"]
        Gate --> AXI_Bus["AXI/NoC 总线时钟 (ACLK)"]
        Gate --> APB_Reg["外设寄存器时钟 (PCLK)"]
        Gate --> Func_Clk["外设工作波特率时钟 (SCLK)"]
    end

2. PLL 动态重配置与安全无毛刺切换（Glitch-Free）标准 5 步时序¶

为什么严禁在 PLL 锁定时直接修改分频系数？¶

PLL 内部的压控振荡器（VCO）在参数突变时会瞬间失锁（Unlock），在几微秒内产生未知振幅与超高频率的模拟杂波（Spurious High-frequency Glitches）。CPU 数字逻辑无法满足建立保持时间，会发生逻辑触发器翻转错乱并死锁。

sequenceDiagram
    participant Driver as Linux 时钟驱动 (clk-cpu)
    participant Mux as Glitch-Free Mux 硬件选通器
    participant PLL as APLL (CPU 锁相环)
    participant Core as CPU 执行核心

    Note over Core,Mux: 当前 CPU 运行在 APLL 2.0GHz
    Driver->>Mux: 1. 切换 Mux 到安全低频备用源 (如 24MHz 晶振 或 低频固定 PLL)
    Mux->>Mux: 硬件等待当前时钟下降沿, 平滑且无毛刺切换至安全时钟源
    Note over Core: CPU 临时降速运行在 24MHz, 绝对安全!

    Driver->>PLL: 2. 写入新倍频系数 (如配置为 2.4GHz: FBDIV, POSTDIV)
    Driver->>PLL: 3. 触发 PLL 重置并开始锁定
    Driver->>PLL: 4. 轮询读取 PLL_STATUS.LOCK 位 (等待硬件模拟锁定, 约 20μs)
    PLL-->>Driver: LOCK 位变 1 (确认新频率稳定输出)

    Driver->>Mux: 5. 切换 Mux 重新选通 APLL
    Mux->>Core: CPU 平滑跃升至 2.4GHz 满血运行!

3. ARM 架构通用定时器（Generic Timer）与 Linux 时间子系统¶

ARMv8/v9 架构规定了全局统一的 System Counter 与 Generic Timer：

flowchart TD
    Sys_Counter["1. 硬件系统计数器 (System Counter: 始终以固定频率运行, 如 24MHz)\n输出单调递增 64 位计数值 CNTPCT_EL0 (不随 CPU DVFS 调频改变!)"]

    Sys_Counter --> Core0_Timer["Core 0 私有比较器: CNTP_CVAL_EL0"]
    Sys_Counter --> Core1_Timer["Core 1 私有比较器: CNTP_CVAL_EL0"]

    Core0_Timer -->|CNTPCT >= CVAL 触发| PPI_IRQ["GIC PPI 中断 (INTID 30: 物理定时器中断)"]

    subgraph Linux_Timekeeping ["2. Linux 内核时间子系统抽象"]
        PPI_IRQ --> Clockevent["Clockevent: 驱动调度器 Tick (周期或单次定时)"]
        Sys_Counter --> Clocksource["Clocksource: 纳秒级高精度计时 (ktime_get / do_gettimeofday)"]
    end

核心寄存器与换算公式¶

1. CNTFRQ_EL0（System Counter 频率声明）：在 TF-A / BootROM 中必须准确写入实际物理晶振频率（例如 24000000 = 24MHz）。
2. 纳秒时间换算： $$\text{Time (ns)} = \frac{\text{CNTPCT_EL0} \times 10^9}{\text{CNTFRQ_EL0}}$$
3. Tickless（NO_HZ）微架构节能：当 CPU 进入空闲态（Idle）时，内核计算下一个定时器事件触发时间点（如 500ms 后），将 CNTP_CVAL_EL0 设置为该未来值，并彻底停止每毫秒一次的周期 Tick 中断，使 CPU 能够长时间处于最深休眠状态（WFI / Retention）。

4. 常见时钟与定时器故障排查手册¶