01 GPU 总体架构¶
本章从 GPGPU / 渲染 GPU 的 Top-Level 框图开始，整理 PCIe BAR 空间、时钟与电源域、软硬件执行边界及 Bring-up 流程。Hopper/Blackwell 和 CDNA3 用作架构实例；阅读时需要区分不同厂商与代际的实现。
学习目标¶
- 深入理解 GPU 算力密度、显存带宽与能效比（PPA）的权衡设计。
- 掌握 GPU Top-Level 层次化拓扑：GPC \(\rightarrow\) TPC \(\rightarrow\) SM/CU \(\rightarrow\) NoC \(\rightarrow\) L2/HBM。
- 熟练分析 PCIe BAR0/BAR1 空间映射、Doorbell 机制与 Resizable BAR (ReBAR) 优化。
- 掌握 Clock/Reset/Power 域的边界控制、上电时序与 CMOS 闩锁效应规避。
- 掌握芯片流片后 Bring-up 实验室七步点亮法与软硬件协同验证。